① 日本国特許庁 (JP)

10特許出願公開

⑩公開特許公報(A)

昭57—33471

⑤ Int. Cl.³
G 11 C 9/06
G 06 F 13/00

15/16

識別記号

庁内整理番号 7056—5B 7361—5B 7165—5B ❸公開 昭和57年(1982) 2月23日

発明の数 1 審査請求 未請求 '

(全 5 頁)

②特

الحقالة

顧昭55-105503

❷出

願 昭55(1980)7月31日

仍発 明 者 角田治彦

川崎市中原区上小田中1015番地

富士通株式会社内

切出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂復代理人 弁理士 山谷皓榮

明 級 書

1. 発明の名称

マルチプロセッサシステムの メモリアクセス 制御方式

2 特許請求の範囲

に有することでは、 とディンタととなった。 とでは、 なおからでする。 では、 ないでは、 ないでは アクセス要求におけるアクセス要求プロック情報とを比較処理する比較回路をもうけ、飲比較回路 による比較結果にもとずいて他のプロセッサから のメモリ・アクセス要求の許否を決定するよう 成したことを特徴とするマルチプロセッサシステ ムのメモリアクセス制御方式。

3. 発明の詳細な説明

本発明はマルチプロセッサ・システムのメモリ・アクセス制御方式に関し、特にパッファ・メモリ方式を採用しかつ共通主メモリへのアクセスを行なりマルチプロセッサ・システムにかいてコック単位に限定するようにし共通主メモリに対して複数のアクセス長のが兼合でおようにしたマルチプロセッサ・システムのメモリ・アクセス制御方式に関するものである。

周知の如く、メモリ・アクセスを高速に行なり 処理方式の1つとしてパッファ・メモリ方式があ

特開昭57- 33471(2)

り、セット・アソシアテイブ方式をとるパツフア ・メモリ方式の概念 成は一般に第1回に図示す る如をものである。第1図にかいて、1は主メモ り、2はディレクトリ、3はパツフア・メモリを 夫々表わしている。主メモリ1は例えば(M+1) × (N+1) 個の単位デーオ・プロツタK分割されてい る。パツファ・メモリ3は主メモリ1上の金単位 データ・ブロック 0 ないし ((M+1) (N+1) のうち選択された単位データ・プロックが格納ざ れる。との場合、選択された単位データ・プロツ **夕は当該単位データ・プロックが真する主メモリ** 2上のセット書号と同一セット書号をもつパップ: ア・メモリる上の記憶質装内であつていずれかの アレイ番号に属する番油に格納される。デイジタ トリ2は國示する如くパツフア・メモリ3と何一 の論理等成をとり、パツフア・メモリる上に格納 された単位データ・ブロッタのタグ・アドレス情 穣(主メモリ1のタグ番号に対応する。)をパツ ファ・メモリ3と同一の香地化格的する。メモリ ・アクセスは次のようにして行なわれる。アクセ

ス先のアドレス情報によりデイレクトリ2上のa 当セット 号に属する例えば4個の単位記憶エ! ア内のメグ・アドレス情報を同時に読出すと共り 読出されたメグ・アドレス情報を上記アクセスら アドレスのメグ・アドレス情報と比較する。い: れか1つが比較一致である場合、鉄一致がとらi たデイレクトリ2単位記憶エリアに対応するパ・ ファ・メモリ3単位記憶エリア内の格納情報即 単位データ・プロックが読出され彼算処理が行 われる。一方、すべて比較不一致である場合、 ッフア・メモリる上に所望のデータが存在して ないと判断され、主メモリ1をアクセスし所望 データを読出す。そして装読出データを用いて 算処理を行なりと共化放院出データをパッファ 、メモリ3上の何一セット番号に属する単位記憶 リア化プロック単位で転送する。

との他のパツフア・メモリ方式を複数台のア セツサ装置に適用したマルテプロセツサ・シスムは例えば第2回に図示する加き 成をとる。 中、1は共通主メモリ、2-0ないし2~3は

ペデイレクトリ、3~0ないし3~8は失々デイレクトリ2~0ないし2~8 K対応するパツフア・メモリ、4はメモリ・コントロール・ユニット (以下MC ひという。)、5~0ないし5~8 は大々プロセッサ (以下C P ひという。)、6~0ないし6~8 は大々コピー・デイレクトリでありディレクトリ 2~0をいし2~8と同一の内容をもつものを失々扱わしている。

メモリ3ー0ないし3ー8に転送し答約され、ーメ処理に使用ないしる。との間、メモリ・ロないに対している。との間、メモリ・ロないに対けている。との間、メモリ・ロなかのでは対けでは、アリケーのないでは、アリケーをでは、アリケーをでした。このののでは、アリケーをでは、アリケーをでした。このののでは、アリケーをでした。このののでは、アリケーをでは、アートリをでいる。というのでは、アートリをでいる。というのでは、アートリをでいる。というでは、アートリをできません。というでは、アートに対応している。というでは、アートリをできません。

本発明は上記の点を解決することを目的と本来のックすべきプロック優々のみをロックの記憶優々に対する他のCPUからのメモリクセス要求については当該アクセスを許可。 はんてきるようにすることを目的としていせんてそのため本発明のマルナブロセッサ

ムのメモリアクセス制御方式は、パツフア・メモ リとディレクトリとを各袋屋祭に有する複数台の プロセッサかよび名プロセッサ化対応するコピー ・ディレクトリをそなえ、共通主メモリへのアク セスを行たり数他のプロセッサに関するコピール ディレクトリモ参照し参照結果にもとずいて当試。 メモリアタセスを許否決定するマルチプロセツサ ッステムにかいて、各コピー・デイレクトリに対 応して、エリア・ロックすべき主メモリ上のアド レスに対応するロック情報がセットされるロック ・レジスタかよび彼ロック・レジスタの内容にも とずいて自己のプロセッサからのメモリ・アクセ ス要求におけるアクセス要求プロツク情報と他の プロセッサからのメモリ・アクセス要求における アクセス要求プロック情報とを比較処理する比較 顕路をもうけ、 鉄比較顕路による比較結果にもと **ずいて位のプロセツサからのメモリアタセス長末** の許否を決定するよう構成したことを特徴として いる。以下第3日を参照しつつ本発明を説明する。 第3回は本発男の一実施例における主要事構成

· >

他アドレス・レジスタ 8 Kは他のCPU 5 - 0 ないし 5 - 8 からメモリ・アクセス要求が発生した場合にかけるアクセス・アドレス情報がセットされる。自アドレス・レジスタ 9 Kは自己CPU 5 - 0 ないし 5 - 8 の 1 つからメモリ・アクセス要求が発生した場合にかけるアクセス・アドレス情報がセットされる。 = ック・レジスタ 1 3 Kは自

アドレス・レジスメ9Kセフトされるアタセス・ アドレス情報に対応するロック情報がセットされ る。ととてロック情報とは当該アクセス・アドレ ス情報がロッタされているか否かを指示する情報 と考えてよい。比較国路11-0は像アドレス・ レジスメ8内のメダイアドレス情報と自アドレス ・レジスメ8内のメグ・アドレス情報とを比較処 ┆理し、一方他の比較因路11−1は他アドレス・ レジスメ8内のセット・アドレス情報と書アドレ ス・レジスメ9内のセツト・アドレス情報とを比 験処理する。即ち比較回路11−0⇒よび他の比。 製図路11~1により、自己のCPU5-0ない し5-8の1つからのメモリ・アクセス要求化か けるアクセス要求プロックと他のCPU5-0 た· らし5-8からのメモリ・アクセス要求における アクセス要求プロックとの一致・不一致が検出さ れる。との比較処理に当つて、ロック・レジスメ 13の内容が例えば動理「1」の場合は、上述し た如き比較処理が有効なものとされ、自己のCPU 5-0 ないし5-Sの1つと他のCPU5-0な

いし5-8がともに同一プロックをアクセスする 場合には比較回路 1 トー 0 かよび他の比較回路11 ー1からの各比較一致出力により否定入力付ナン ド・ゲート12の出力は論理「0」となり、一方 異プロックモアクセスする場合には否定入力付ナ ンド・ゲート12の出力は触端「1」となる。ま た上記比較処理に当つて、ロック・レジスメ13 の内容が論理「0」の場合には、同一プロックに 対するアクセスかよび具プロツタに対するアクセ スを問わず、比較四路11~0~よび他の比較四 路11一1による比較処理は無効化され否定入力 付ナンド・ゲート12の出力は論理「1」とされ る。否定入力付ナンド・ゲート12の出力は他の CPU5-0ないし5-8に入力され、他のCPU 5-0をいし5-8は当該入力信号にもとずいて アクセスの許否が決定される。

このように自己のCPU5-0ないし5-8からのメモリ・アクセス要求と他のCPU5-0ないし5-8からのメモリ・アクセス要求とが数合しかつロック指示された自己のアクセス要求アロ

特殊超57- 33471(4)

4. 設面の簡単な説明

第1回は本発明に適用される一笑施例パッフ・・メモリ方式を概念的に表わした図、第2回は; 発明が適用されるマルチプロセッサ・システム(一実施例構成、第3回は本発明の一実施例にか) る主要部構成を失々示す。

図中、1は共通主メモリ、2-0ないし2-は夫々デイレクトリ、3-0ないし3-8は夫 パンフア・メモリ、5-0ないし5-8は夫々 ロセンサ、6-0ないし6-8は失々コピー・ イレクトリ、11-0かよび11-1は夫々比 図路、13はロンク・レジスタを夫々扱わす。

> 等 許 出 顧 人 富士通株式会 復代理人弁理士 山 谷 略

7 1 0

12 11 11 11 11

る。

ックと値のアクセス要求プロックとが同一である

場合に限り、他のCPU5~0ないし5~8はメ

モリ・アクセスが無止され、その他の場合にはメ モリ・アクセスが許可される。一方自己のCPU

5 - 0 ないし5 - 8 からのメモリ・アクセス要求

はロック情報の内容を問わず自由に行たうことが

許される。をおコピー・デイレクトリと他アドレス・レジスメ9と比較回路11-0ないし11-3

とで構成されるシステムは通常のコピー・デイジ

クトリ参属処理と同様の処理動作が行なわれる。 ・ 以上説明した如く、本発明はマルチプロセンサ

システムにおいて、通常のコピー・デイレクトリ参照処理を利用して他のCPUからのメモリ・ アクセス要求におけるアクセス要求プロンクがロ

ックされているブロックであるか否かを判断し、 酸当する場合のみ当該メモリ・アクセス要求を許 可しないようにした。 このためメモリ・アクセス 要求の許可率が増大し、システム会体としての平 均アクセス待ち時間の短額を実現することができ





